



UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

ESCUELA PROFESIONAL DE INGENIERÍA DE TELECOMUNICACIONES



Diseño Detallado y Simulación Funcional Completa:

Controlador de Teclado Matricial con Banco de Registros para Ingreso de Comandos AT

I N T E G R A N T E S

Chuzon Wickham, Renzo Felipe

Rivera Flores, Jorge David

Rodriguez Vasquez, Andrea Alexandra

CONTENIDO

01

Diagrama Lógico y Esquemático Completo

02

Diagramas de Transición de Estados (ASM) y Tabla de Verdad

03

Mapa de Memoria y Función del Decodificador

04

Código HDL Estructurado (Verilog)

05

Simulación

06

Análisis Teórico de las Métricas

1. Diagrama Lógico y Esquemático Completo

Módulos Funcionales del Sistema

① Teclado 4×4

Entrada física: Filas R0–R3 / Columnas C0–C3.

② Escáner (FSM)

Activa filas secuencialmente y lee columnas. Genera: `tecla_detectada`, `fila[1:0]`, `columna[1:0]`.

③ Decodificador de Tecla

Convierte coordenada (fila, columna) a código binario/ASCII de 8 bits (`dato[7:0]`).

④ Unidad de Control Principal

Coordina el sistema. Genera señales de control, activa escritura en registro y controla Contador.

⑤ Contador de Direcciones


Contador de 2 bits (0 a 3). Lleva registro de cuántas teclas han sido presionadas.

⑥ Decodificador de Dirección

Recibe valor del contador y habilita un registro específico. Salida: one-hot `reg_en[3:0]`.

⑦ Banco de Registros

Memoria de 4 registros de 8 bits. Reg 0 al 3. Almacena el dato ASCII en la posición correcta.



2. Diagramas de Transición de Estados (ASM)

Tipo: Máquina de Estados Finitos (FSM) de tipo Moore altamente optimizada. Opera en 3 procesos coordinados:

1

Fase de Exploración Cíclica (S0 – S3)

Barrido electrónico ininterrumpido de filas del teclado matricial. Cada estado activa una única fila con nivel lógico bajo (0) mientras monitorea el bus de columnas. La FSM transiciona constantemente en cada ciclo de reloj, sin tiempos muertos.

2

Detección de Flanco y Control de Pulsación


Implementa un detector de flanco de bajada mediante registro de desplazamiento. Compara estado actual con el del ciclo anterior. Genera un único pulso limpio de habilitación al presionar la tecla, mitigando lecturas múltiples por rebote.

3

Ejecución y Almacenamiento Síncrono

Al generarse el pulso único, el sistema ejecuta dos acciones sincronizadas: (a) Actualización de Dirección: el contador de 2 bits avanza una posición. (b) Escritura en Registro (WE): el decodificador enruta la señal al registro correcto, almacenando el código ASCII.

2. Estados ASM — Activación de Filas



LÓGICA CONCURRENT (En Paralelo)

Si se detecta flanco de bajada en tecla:

1. Genera 'pulso_escritura'
2. Incrementa Dir (Contador)
3. Habilita Escritura en Reg (WE)

2. Tabla de Verdad — Decodificador de Tecla a ASCII

Estado ASM	Fila Activa	Columna Leída	Tecla	ASCII (Hex)	D7 D6 D5 D4	D3 D2 D1 D0
S0	Fila 0	Columna 0	1	0x31	0 0 1 1	0 0 0 1
S0	Fila 0	Columna 1	2	0x32	0 0 1 1	0 0 1 0
S0	Fila 0	Columna 2	3	0x33	0 0 1 1	0 0 1 1
S1	Fila 1	Columna 0	4	0x34	0 0 1 1	0 1 0 0
S1	Fila 1	Columna 1	5	0x35	0 0 1 1	0 1 0 1
S1	Fila 1	Columna 2	6	0x36	0 0 1 1	0 1 1 0
S2	Fila 2	Columna 0	7	0x37	0 0 1 1	0 1 1 1
S2	Fila 2	Columna 1	8	0x38	0 0 1 1	1 0 0 0
S2	Fila 2	Columna 2	9	0x39	0 0 1 1	1 0 0 1
S3	Fila 3	Columna 0	*	0x2A	0 0 1 0	1 0 1 0
S3	Fila 3	Columna 1	0	0x30	0 0 1 1	0 0 0 0
S3	Fila 3	Columna 2	#	0x23	0 0 1 0	0 0 1 1
S0	Fila 0	Columna 3	A	0x41	0 1 0 0	0 0 0 1
S1	Fila 1	Columna 3	B	0x42	0 1 0 0	0 0 1 0
S2	Fila 2	Columna 3	C	0x43	0 1 0 0	0 0 1 1
S3	Fila 3	Columna 3	D	0x44	0 1 0 0	0 1 0 0

Esta tabla detalla la correspondencia entre estados de escaneo (FSM), detección física en columnas y código ASCII en bus paralelo de 8 bits (D7–D0).

3. Mapa de Memoria y Función del Decodificador

Banco de Registros — 4 posiciones × 8 bits = 32 bits totales

Se emplea una arquitectura de direccionamiento lineal controlado por un contador de 2 bits. El Decodificador de Dirección (2 a 4 líneas) recibe la dirección actual del contador y activa una única salida Write Enable para el registro correspondiente, sin sobrescribir los anteriores.

Dirección Binaria	Registro	Función en el Comando	Ejemplo de Contenido (Hex)
00	Registro 0 (R0)	Almacena el 1er Carácter ingresado	0x41 ('A')
01	Registro 1 (R1)	Almacena el 2do Carácter ingresado	0x31 ('1')
10	Registro 2 (R2)	Almacena el 3er Carácter ingresado	0x42 ('B')
11	Registro 3 (R3)	Almacena el 4to Carácter ingresado	0x30 ('0')

Función del Decodificador de Dirección (2 a 4 líneas):

Recibe la dirección binaria del contador e incrementa con cada pulsación. Si el contador marca 01, activa solo el pin WE del Registro 1, manteniendo R0, R2 y R3 bloqueados.

4. Código Verilog — Módulo y FSM de Escaneo

```
module controlador_teclado_AT (  
    input wire  
    clk, reset;    // Reloj maestro / Reset síncrono activo en alto  
    input wire [3:0]  
    col;           // Columnas del teclado (Pull-up físico)  
    output reg [3:0]  
    row;           // Filas del teclado (Escaneo activo en bajo)  
    output reg [7:0]  
    reg0, reg1, reg2, reg3;  
);  
  
    // FSM — Estados  
  
    localparam  
    S0_FILA0 = 2'b00, S1_FILA1 = 2'b01,  
  
    S2_FILA2 = 2'b10, S3_FILA3 = 2'b11;  
    reg [1:0] estado_actual, estado_siguiete;  
  
    // Bloque Secuencial: Transición de estados  
  
    always @(posedge clk)  
    begin  
        if (reset) estado_actual <= S0_FILA0;  
  
        else      estado_actual <= estado_siguiete;  
  
    end
```


4. Código Verilog — Módulo y FSM de Escaneo

```
// Bloque Combinacional: Activación de filas

always @(*) case(estado_actual)

    S0_FILA0: begin row = 4'b1110; estado_siguiete = S1_FILA1; end

    S1_FILA1: begin row = 4'b1101; estado_siguiete = S2_FILA2; end

    S2_FILA2: begin row = 4'b1011; estado_siguiete = S3_FILA3; end

    S3_FILA3: begin row = 4'b0111; estado_siguiete = S0_FILA0; end

endcase

// Decodificador Combinacional: Tecla → ASCII
always @(*) case ({estado_actual, col})

    {S0_FILA0, 4'b1110}: ascii_data = 8'h31;
// Tecla '1'
    {S0_FILA0, 4'b0111}: ascii_data = 8'h41;
// Tecla 'A'
    {S3_FILA3, 4'b1110}: ascii_data = 8'h2A;
// Tecla '*'
    {S3_FILA3, 4'b1011}: ascii_data = 8'h23;
// Tecla '#' ... (16 casos totales)
endcase
```

4. Código Verilog — Decodificador ASCII y Banco de Registros

```
// Filtro Anti-Rebotes + Banco de Registros

wire pulso_escritura = tecla_detectada & ~tecla_bloqueada;
always @(posedge clk) begin
    if (tecla_detectada) begin
        tecla_bloqueada <= 1'b1;  temporizador <= 3'd0;
    end else begin
        if (temporizador < 3'd5) temporizador <= temporizador + 1;
        else tecla_bloqueada <= 1'b0;  // 5 ciclos limpios → libera candado
    end

    if (pulso_escritura) begin

        case (ptr_direccion)

            2'b00: reg0 <= ascii_data;  2'b01: reg1 <= ascii_data;

            2'b10: reg2 <= ascii_data;  2'b11: reg3 <= ascii_data;

        endcase

        ptr_direccion <= ptr_direccion + 1'b1;
    // Avance cíclico 00→11
    end

end

endmodule
```

4. Características del Diseño HDL

Separación Rigurosa de Bloques

Bloques combinacionales (decodificador ASCII, estado siguiente y activación de filas) separados estrictamente de bloques secuenciales gobernados por flancos de reloj. Elimina por completo el riesgo de glitches.

Prevención de Latches Indeseados

La asignación por defecto en todos los bloques combinacionales previene la inferencia indeseada de latches lógicos y estados indeterminados en el hardware físico.

Filtro Anti-Rebotes por Temporizador


Un 'candado' con temporizador de 3 bits genera un único pulso limpio de escritura. El candado se abre solo tras 5 ciclos de reloj sin detectar la tecla, evitando múltiples escrituras por una sola pulsación.

Sintetizable en FPGA (Cyclone IV E)

El bloque de hardware cumple estrictamente las reglas de diseño síncrono para síntesis lógica en FPGAs. Total: 63 Logic Elements (LEs) y 36 Registros (Flip-Flops).


5. Capturas de Pantalla — Simulación

Figura 4. Simulación del código en EDA Playground



Confirmación visual del barrido de FSM, detección de teclas, almacenamiento en banco de registros y funcionamiento del filtro anti-rebotes.

Figura 5. Simulación del hardware en Quartus — RTL Viewer



Verificación de la síntesis RTL de la arquitectura completa: FSM, decodificador, contador y banco de registros.

6. Análisis Teórico de las Métricas — FPGA Cyclone IV E



Métrica de ÁREA

63

Logic Elements (LEs)

36

Registros (Flip-Flops)

Reporte de síntesis Quartus Prime. Incluye: FSM del escáner, decodificador ASCII, filtro anti-rebotes y banco de memoria 4×8 bits. Diseño altamente optimizado y eficiente en espacio físico en el silicio.



Métrica de INTERFAZ

42

Pines lógicos totales

6 ent / 36 sal

6 pines de entrada: 1 reloj + 1 reset + 4 columnas. 36 pines de salida: 4 para escaneo de filas + 32 dedicados a 4 registros de 8 bits para transmisión paralela de comandos AT.



Métrica de RENDIMIENTO

367.38 MHz

Fmax interna teórica

250.0 MHz

Fmax operativa (I/O)

Timing Analyzer de Quartus. La lógica interna alcanza 367.38 MHz. Restricciones físicas de I/O limitan a 250.0 MHz. La interacción humana opera en milisegundos: la arquitectura supera con creces los requisitos de la aplicación.

CONCLUSIONES

1

Se diseñó e implementó un controlador de teclado matricial 4×4 con FSM tipo Moore, capaz de escanear 16 teclas y generar sus códigos ASCII de 8 bits en tiempo real.

2

El banco de registros de 4×8 bits con decodificador de dirección (2 a 4 líneas) permite almacenar secuencias de hasta 4 caracteres de comandos AT de forma ordenada y sin sobrescritura.

3

El filtro anti-rebotes por temporizador de 5 ciclos garantiza un único pulso de escritura por pulsación, eliminando lecturas múltiples sin necesidad de estados adicionales en la FSM.

4

El diseño sintetizable en FPGA Cyclone IV E utiliza solo 63 LEs y 36 flip-flops, alcanzando una Fmax operativa de 250 MHz, superando ampliamente los requisitos de la aplicación.

5

La separación rigurosa entre bloques combinacionales y secuenciales asegura un diseño libre de glitches y latches indeseados, cumpliendo las mejores prácticas de síntesis lógica.